半導體/EDA - -EETOP-創芯網

技術文章 < 更多

為什么IBIS建模對設計成功至關重要？
除了節省成本外，使用 IBIS 模型的設計人員還可以在進行電路板原型設計或制造之前預見并解決信號完整性問題，從而縮短電路板開發周期，從而加快上市時間。

亞10納米節點的時鐘老化問題
 半導體芯片在發貨前都經過測試，以排除早期故障，但是還有一些更微妙的可靠性影響，這些影響只會在較長時間內出現，比如時鐘老化。甚至還有一個經典圖表顯示了故障率隨時間變化的“浴

傳奇芯片555的起源與應用
 555定時器于1971年由電子工程師Hans Camenzind發明，他受電子制造商Signetics的委托為其開發鎖相環(LLP) 芯片。在最初設計的幾天后，Camenzind想到了使用直接電阻而不是恒定電流源，發現修改后的效率

什么是clock skew？一文了解時鐘分
 本文將通過了解同步電路、時鐘傳輸和時鐘分配網絡，進而了解什么是時鐘偏差（clock skew）以及它對現代系統的影響。

領先的CAE軟件供應商為什么轉向GPU？
計算機輔助工程(CAE)曾經是擁有高性能計算機的專家的領域，現在正成為設計師的工作站應用程序。

7納米和更小節點的時鐘設計分析及挑
 使用 7nm 技術，時鐘信號現在看起來更像鋸齒信號，實際上在芯片的核心內部可能無法達到 0 65V 的完整 Vdd 值。

無晶體管的存內計算架構
 賓夕法尼亞大學（UPenn）研究人員最近使用新材料展示了模擬內存計算電路如何為人工智能計算提供可編程解決方案。

如何在N多選擇中，為FPGA原型驗證系
 FPGA(Field Programmable Gate Array)原型驗證，基于其成本適中、速率接近真實系統環境等優點，受到了驗證工程師的青睞。正是由于廣泛豐

論壇
< 更多

關于classAB輸出級的疑問
pipeline ADC基礎知識部分資料分享
有沒有什么結構能減小包絡檢波器的電壓損失
目前比較熱門的模擬IC方向
求教，LDO仿真負載采用電阻還是電流源的問題
【拉扎維Razavi課本1~12章講解視頻】模擬CM
各種版圖圖片
ISSCC 2022全棧下載（包含paper, slide,
模擬IC設計實踐視頻——Cadence電路前仿真
lvs報錯，自己在layout弄的label好像識別不了

CosmosScope-2011.09_linux，支持redhat l
cond語句比大小出錯
自己寫的一個gui.pref.tcl文件，如何在啟動
systemVerilog Assertion應用指南完整版
system_verilog assertions應用指南.pdf
動態比較器VOS仿真詳細過程（把坑都寫出來）
【研究生】成電or澳門大學
求助AMS混仿報錯
SealRing圖形化Pcell制作
0-1年新人數字后端上海薪水行情拿多少合適

1
2
3
4

< >

最新資訊
最熱資訊

業界最熱文章

美國半導體設備巨頭KLA停止對華服務和銷

中國半導體行業協會聲明：希望美國能及

ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺論壇博客大講堂人才網直播課關于我們聯系我們隱私聲明

@2003-2022 EETOP

京ICP備10050787號京公網安備：11010502037710

成Av人片在线观看无码t