創芯大講堂十一全場75折倒計時
課程介紹
《零基礎學習數字芯片設計入門課程》更新正式接近尾聲！
課程更新完畢之前享有超值福利補貼！送2400元優惠券（7折）！更新完畢后優惠將會取消，請感興趣的朋友及時參加學習。
如果對課程需要進一步了解，也可添加微信 ssywtt，留言：數字芯片設計咨詢。拉你進入課程咨詢群，課程購買完成的同學將被邀請到課程vip學習討論群，與行業內的同學及授課老師一起交流答疑學習。
掃描二維碼直接獲取福利補貼2400元
注意！由于蘋果對蘋果用戶收取額外渠道費30% 所以蘋果用戶請勿在網易app里下單，通過微信或者PC端購買均可。具體操作咨詢也可以添加微信ssywtt進行詳細了解。
本課程適合所有有志向進入數字芯片設計領域、贏取高薪職位的專業以及非專業人士
- 理工科類本科及研究生相關專業：微電子，集成電路，電子信息，計算機，通信工程，自動化，機械電子，電氣工程等專業。
- 理科類本科及研究生不相關專業：生物工程、化學工程與工藝、物理、材料工程等非集成電路相關專業，有意投身半導體事業的同學。
第13講 verilog HDL設計module結構分解認知第15講 Verilog HDL組合邏輯實現方式講解與EDA實操（上）第16講 Verilog HDL組合邏輯實現方式講解與EDA實操（下）第18講 Verilog HDL時序邏輯EDA實操第20講 Verilog HDL門級建模、數據流建模、行為級建模講解與EDA實操第32講 Verilog初級設計--呼吸燈手撕代碼第48講 SystemVerilog與Verilog第49講 System Verilog數據類型講解第50講 System Verilog數據類型實操第51講 System Verilog的斷言--SVA第57講 實訓I2C的Register模塊的設計（上）第58講 實訓I2C的Register模塊的設計（下）第59講 實訓I2C的i2c_bit_ctrl模塊的設計（上）第60講 實訓I2C的i2c_bit_ctrl模塊的設計（下）第61講 實訓I2C的i2c_byte_ctrl模塊的設計（上）第62講 實訓I2C的i2c_byte_ctrl模塊的設計（下）第69講 實訓PPU的模塊cpu_if的設計（上）第70講 實訓PPU的模塊cpu_if的設計（下）第71講 實訓PPU的模塊test_core的設計（上）第72講 實訓PPU的模塊test_core的設計（下）第78講 PPU驗證的測試點分解與UVM環境如何跑起來第83講 RISC_V SoC中memory的設計第92講 數字芯片綜合DC實操--綜合的腳本化執行第96講 Spyglass軟件Step by Step教程
理論部分之外，我們提供Linux學習平臺以及EDA的相關安裝包服務，與學員一起搭建學習數字芯片設計的最佳環境，通過理論學習+實訓項目，幫助學員掃清學習數字前端設計過程中一切障礙。順利完成學習的學員，將全面掌握業界通用的數字前端設計項目開發體系與流程，達到數字前端崗位入門的要求，通過入職后簡單的公司培訓，可以直接上手公司項目。通過對芯片設計行業以及芯片設計工程師的工作內容做出梳理，引導大家樹立對芯片設計領域正確的認識。本部分內容對于學員整體把握數字芯片設計起到非常重要的全局作用。課程從芯片設計的基礎語言Verilog HDL講起，從最基礎的概念開始，將每一個知識點轉換到實操當中，讓大家感受到EDA軟件的操作，借此將學員設計語言障礙清掃干凈，學完這部分內容，學員基本能達到設計入門的程度。在此基礎上，學員既可以選擇繼續學習設計，也可以走數字驗證的路線。深入學習FIFO設計，幫學員徹底搞清楚什么是FIFO，學會模塊設計和設計文檔。通過三個硬核的實訓項目，真學真練，在實操中完成數字前端設計的系統學習。在這一部分將看到I2C core虛擬項目設計、PPU虛擬項目項目設計、RISC_CPU虛擬項目設計。這一部分是數字芯片綜合概念以及DC工具使用。通過綜合概念綜述、時序、綜合庫概述等的講解，結合DC工具使用，完成虛擬項目綜合。附加一個項目，供學有余力的同學深入研究。作為整個培訓的最后一個項目，會幫助學員理順整個設計工作的思路，為進入職場做好準備。
| | | |
| | - 第11講數字芯片驗證基本技能——inux基礎VIM編輯器基礎知識
- 第12講數字芯片設計基本技能——She常見指令與gvim編輯器實操演示
| |
| | - 第13講 Veriog HD設計modue結構分解認知
- 第15講Veriog HD組合邏輯實現方式講解與EDA實操（上）
- 第16講Veriog HD組合邏輯實現方式講解與EDA實操（下）
- 第20講 Veriog HD門級建模、數據流建模、行為級建模講解與EDA實操
- 第22講 Veriog HD coding styte
- 第53講 System Veriog設計屬性補充講解一
- 第54講 System Veriog設計屬性補充講解二
| |
| | | |
| | | |
| | | |
| | | |
